본업 EDA는 약 8% 성장, Ansys 쐐기는 진짜지만 좁다 — 순부채 $6.43B·FCF 수익률 3.8%는 기다림의 값으로 충분한가

0먼저, 한 문단 요약

읽기 전에 붙잡고 갈 뼈대입니다. 나머지는 전부 이 세 문단의 각주입니다.

Synopsys는 칩을 그리는 소프트웨어(EDA)와 칩 안에 끼워 넣는 반제품 회로 블록(Design IP)을 팝니다. 흔히 "Synopsys와 Cadence의 복점"이라고 표현하지만, 제품 단위로 뜯어보면 그 표현은 부정확합니다. 실제 구조는 서로 겹치지 않는 세 개의 독점에 가깝습니다. Synopsys는 합성과 타이밍 사인오프를(Design Compiler 85%, PrimeTime 90%+), Cadence는 아날로그 레이아웃과 에뮬레이션을(Virtuoso 95%, Palladium 58%), Siemens는 물리 검증을(Calibre 85%+) 각각 사실상 독점합니다. 결과적으로 어떤 선단 공정 칩도 세 회사 툴을 모두 사지 않고는 만들어질 수 없습니다. Cadence 플로우를 쓰는 고객도 PrimeTime을 사고, Synopsys 플로우를 쓰는 고객도 Virtuoso를 삽니다.

여기에 2025년 7월 약 $35B짜리 Ansys 인수가 얹혔습니다. AI 칩이 칩렛 적층·HBM·1,000W급 전력밀도로 가면서, 예전에는 "2차적 효과"였던 열·응력·전자기가 설계를 제약하는 1차 변수가 되었기 때문입니다. 다만 이 인수로 Cadence 고객을 빼올 수 있느냐는 질문에 대한 정직한 답은 "쐐기는 진짜지만 좁다"입니다. 아래에서 그 이유를 제품 단위로 따집니다.

숫자로 보면, Ansys 편입 후 첫 온전한 4개 분기(2025.08~2026.07, TTM)의 매출은 $9,416M 공시이고 GAAP 영업이익은 $802M(OPM 8.5%) 계산에 그칩니다 — 분기당 약 $400M의 취득 무형자산 상각과 FY2026 상반기 구조조정비 $234M이 영업이익을 누르기 때문이며, 같은 기간 영업현금흐름은 $2,938M, FCF는 $2,748M 계산으로 현금은 이익보다 훨씬 두껍습니다. 2026-07-31 기준 차입금 $10,037M, 현금 $3,608M으로 순부채 $6,430M 공시이며, 최신 분기(FY2026 Q3)는 매출 +42.4% YoY(Ansys 편입 효과 포함), Design Automation 조정 영업이익률 45%, Design IP는 매출 +10.8% YoY로 역성장을 멈췄습니다. 제품 관점의 결론은 2026-07-27 판 그대로입니다 — "Ansys가 Cadence 고객을 끌어올 수단이라는 서사는 3D-IC 멀티다이 사인오프 한 곳에서만 성립합니다. 그 밖에는 근거가 얇습니다." 그리고 "쐐기는 진짜지만 좁습니다."

1무엇을 파는가 — 제품과 사업모델

Synopsys는 정확히 무엇을 팔고, 누가 왜 그것을 사는가 — 제품군 전체 지도를 먼저 보고, 각 단계가 푸는 문제를 하나씩 풀어씁니다.

1.0 그 전에 — EDA가 왜 존재하는가

최신 AI 가속기 한 개에는 트랜지스터가 수천억 개 들어갑니다. 사람이 이걸 하나씩 그리는 것은 물리적으로 불가능합니다. 그래서 엔지니어는 회로를 글로 씁니다. Verilog라는 언어로 "이 데이터가 들어오면 저렇게 처리해서 내보낸다"를 기술하죠. 이걸 RTL이라 부릅니다.

EDA 소프트웨어는 그 글을 받아 실제 실리콘 위의 기하학적 도형으로 번역합니다. 도시 계획에 비유하면 — RTL은 "이 도시에 주택 200만 채, 학교 3천 개, 병원 400개가 필요하다"는 요구사항이고, EDA는 그것을 실제 지번·도로·상하수도 배치도로 바꾼 뒤, "모든 집에서 학교까지 15분 안에 갈 수 있는가", "전력망이 감당하는가", "건축법을 어기지 않았는가"를 전수 검사하는 도구입니다. 이 검사에서 하나라도 놓치면 마스크 세트($50M+)와 6개월을 날립니다.

그래서 EDA는 가격이 아니라 리스크로 팔리는 제품입니다. 이것이 이 산업의 가격결정력과 이탈률(사인오프 툴 유지율 99%+)을 동시에 설명합니다.

1.1 제품 지도 한 장

1.2 실제 화면은 어떻게 생겼나

제품 이름만 나열하면 감이 오지 않으니, 엔지니어가 하루 종일 보는 세 가지 화면을 개념적으로 재현했습니다.

1.3 단계별로 — 무슨 문제를 푸는 제품인가

① 합성 (Synthesis) — Design Compiler · 점유율 85%

Verilog 코드를 파운드리가 제공한 표준 셀(AND, OR, 플립플롭 등 기성 부품) 수억 개의 연결 목록으로 번역합니다. "느슨하게 쓴 코드"를 "면적·전력·속도가 최적화된 게이트"로 바꾸는 단계입니다. 40년 된 제품이고, 업계 전체의 스크립트와 파운드리 라이브러리가 Design Compiler의 문법(compile_ultra, .synopsys_dc.setup)을 전제로 쓰여 있습니다. Synopsys라는 회사가 존재하는 원점이며, 가장 깊은 해자 중 하나입니다.

Fusion Compiler는 현대적 답안입니다. 합성과 배치배선을 하나의 데이터 모델로 합쳐, 합성 단계에서부터 "이 배선이 실제로는 얼마나 길어질지"를 알고 최적화합니다. 예전에는 합성 결과를 배치배선에 넘겼다가 타이밍이 안 맞아 되돌아오는 루프를 수십 번 돌았습니다.

② 배치배선 (Place & Route) — Fusion Compiler / IC Compiler II ~50% Innovus 37%

게이트 하나하나를 실리콘 위 어디에 놓고 어떻게 연결할지 결정합니다. 디지털 플로우에서 유일하게 점유율이 실제로 움직이는 단계입니다. 2015~2020년 Cadence Innovus가 선단 공정 품질(QoR)로 10~15%p를 가져갔고, Synopsys는 Fusion Compiler로 방어했습니다. 여기가 AI 최적화(DSO.ai vs Cerebrus)의 주 전장인 이유이기도 합니다.

3DIC Compiler는 최근 가장 빠르게 커지는 항목입니다. 요즘 AI 칩은 한 덩어리가 아니라 칩렛 여러 개를 인터포저 위에 얹은 구조(TSMC CoWoS, Intel EMIB/Foveros)라서, 패키지 전체를 하나의 설계 대상으로 다뤄야 합니다.

③ 사인오프 (Signoff) — PrimeTime 90%+ StarRC

StarRC는 짝이 되는 제품으로, 레이아웃에서 배선의 기생 저항·정전용량을 뽑아 PrimeTime에 먹입니다. 입력이 틀리면 사인오프 전체가 무의미해지므로 둘은 사실상 한 세트로 팔립니다.

④ 기능 검증 (Verification) — VCS 47% Verdi 사실상 표준

칩 설계 총 공수의 50~70%가 여기 들어갑니다. 그래서 EDA에서 가장 큰 지출 항목입니다. VCS는 시뮬레이터, Verdi는 디버거입니다.

Verdi가 흥미로운 이유는 경쟁사 시뮬레이터의 결과 파일도 읽는다는 점입니다. Verdi의 FSDB 포맷은 업계 공용어가 되어서, Cadence Xcelium으로 시뮬레이션을 돌리는 회사도 디버깅은 Verdi로 합니다. 툴이 아니라 엔지니어의 손버릇에 락인된 사례이고, 그래서 PrimeTime 다음으로 끈끈합니다.

⑤ 하드웨어 검증 — Cadence Palladium 58% ZeBu 38%

AI 가속기가 리눅스를 부팅하는 과정을 소프트웨어로 시뮬레이션하면 수십 년이 걸립니다. 그래서 설계를 실제 하드웨어(전용 ASIC 또는 FPGA) 랙 수십 대에 매핑해 돌립니다. 이것이 에뮬레이션(ZeBu)과 FPGA 프로토타이핑(HAPS)입니다.

• ZeBu Server 5 — 600억 게이트 이상 확장. ZeBu-200은 154억 게이트, 디버그 대역폭 8배.
• HAPS-200 — 108억 게이트, NVIDIA가 공개적으로 50MHz 동작을 언급. 에뮬레이션보다 컴파일은 느리지만 실행이 훨씬 빨라 소프트웨어 개발에 씁니다.
• EP-Ready — 한 랙을 소프트웨어로 에뮬↔프로토 전환. 고객이 하드웨어 구성을 미리 맞출 필요가 없어집니다.

투자 관점에서 중요한 점: 이건 소프트웨어가 아니라 자본재입니다. 건당 수백만 달러, 인식은 인도 시점 일괄, 매출총이익률은 소프트웨어보다 낮고, 분기 실적이 크게 출렁이는 주된 원인입니다. 반대로 지금 하이퍼스케일러 수요로 가장 잘 팔리는 항목이기도 합니다. 한번 $50M 규모를 깔면 테스트벤치 API가 그 벤더에 종속되어 5~7년 감가상각 기간 내내 잠깁니다.

⑥ 커스텀 · 아날로그 — Cadence Virtuoso 95% 지배

디지털은 자동화됐지만 아날로그(증폭기, PLL, SerDes, 전력관리)는 여전히 손으로 그립니다. 여기가 Cadence의 요새이고 Synopsys의 가장 큰 약점입니다. Virtuoso는 이탈 사례가 사실상 보고된 적이 없는데, 이유는 소프트웨어 성능이 아니라 노동시장입니다 — 아날로그 설계자 전원이 Virtuoso로 훈련받았고, 회사마다 수십 년치 SKILL 스크립트와 PCell이 쌓여 있습니다.

다만 PrimeSim HSPICE는 예외적으로 강합니다. "HSPICE 정확도"가 업계 관용어일 정도이며, 파운드리는 소자 모델을 HSPICE 기준으로도 배포합니다. Synopsys의 반격 카드는 GPU 가속(PrimeSim SPICE 18배)과 AI 자동 레이아웃(ASO.ai, Custom Compiler Layout Synthesis)입니다.

⑦ 테스트 · 공정 · 필드

• TestMAX — 칩 안에 테스트 회로를 심고, 불량품을 걸러낼 패턴을 생성합니다. 패턴이 적을수록 테스터 시간이 줄어 개당 원가가 내려갑니다.
• Sentaurus (TCAD) — 칩이 아니라 공정 자체를 시뮬레이션합니다. 파운드리가 새 노드를 소프트웨어로 먼저 설계하는 도구입니다. 매출은 작지만 전략적 가치가 큽니다. 노드가 출시되기 3~5년 전부터 파운드리 내부에 들어가 있어야, 나중에 EDA 플로우 인증을 먼저 받습니다.
• Silicon.da / SLM — 칩 안에 온도·전압 센서를 심고 필드에서 나오는 텔레메트리를 분석합니다. 10만 개 가속기 중 어느 것이 조용히 열화되는지 알고 싶은 데이터센터 운영자가 대상입니다. 아직 작지만, 일회성 설계툴 판매를 칩 개수 기반 반복 매출로 바꾸는 옵션이라 주목할 만합니다.

1.4 Design IP — 툴이 아니라 부품을 파는 사업 (매출의 25%)

이건 소프트웨어가 아닙니다. 이미 설계·검증이 끝난 회로 블록을 파는 사업입니다.

비유하면 이렇습니다. 자동차를 만들 때 브레이크 시스템을 처음부터 직접 설계하는 회사는 없습니다. 보쉬에서 사 옵니다. 마찬가지로 AI 가속기를 만들 때 PCIe 7.0 인터페이스나 HBM4 컨트롤러를 직접 설계하는 것은 수년의 시간과 실패 위험을 뜻합니다. Synopsys는 "이미 TSMC 2nm에서 실리콘으로 검증된 PCIe 7.0 블록"을 팔고, 고객은 그것을 자기 칩 도면에 붙여 넣습니다.

1.5 Synopsys.ai — 위에 얹히는 AI 레이어

별도 제품군이라기보다 기존 툴 위의 자동화 계층입니다. 현재는 매출 항목이 아니라 갱신 시 단가와 유지율을 올리는 장치로 이해하는 편이 정확합니다.

2매출 구성 — 제품·지역·고객

공시 세그먼트는 둘(Design Automation / Design IP)뿐이고 Ansys는 Design Automation 안에 들어갑니다. 제품군·수익인식 유형·지역의 세 각도로 나눠 봅니다.

2026-07-27 판의 머리 숫자 다섯 개는 아래 표로 옮겨 둡니다. 모두 2026-07-27 판의 값이며, 뒤의 6장 표준 재무표(10-K·10-Q)와 기준이 다를 수 있습니다(가이던스·본업 성장률은 회사 발표·2차 자료).

2.1 FY2025 매출 구조 세 가지 각도 — 수익 인식·제품군·지역

2.2 반복 매출 비중 — 방향은 오히려 나빠지고 있다

핵심은 Time-based 비중이 57% → 49%로 계속 내려가고 있다는 점입니다. Ansys, Design IP, 하드웨어가 전부 일괄 인식 쪽이기 때문입니다. FY2026 이후는 인수 전 Synopsys보다 구조적으로 분기 변동성이 큰 회사로 모델링해야 합니다.

3산업 지도 — 밸류체인의 어느 칸에 서 있는가

파운드리(공장) — EDA·IP(설계 도구) — 팹리스·하이퍼스케일러(설계) — 시스템 기업. Synopsys는 가운데 칸에 서서 양쪽 모두에게 팔고, 양쪽 모두로부터 잠깁니다.

3.1 가장 저평가된 구조 — 파운드리 양면 락인

파운드리는 공장을 팔 수 없습니다. 고객이 설계할 수 있어야 팔립니다. 그러려면 세 가지가 필요합니다.

1. PDK (공정 설계 키트) — 파운드리의 암호화된 소자 모델과 설계 규칙. 문제는 이것이 툴 중립적이지 않다는 점입니다. "Synopsys용 PDK", "Cadence용 PDK"로 따로 나옵니다.
2. 인증 레퍼런스 플로우 — 파운드리와 EDA사가 새 노드에서 합성→배치배선→추출→타이밍→물리검증 전 과정을 공동 검증하고 "certified"로 공표합니다. 여기서 벗어나면 파운드리 지원을 잃습니다.
3. 파운데이션 IP — 그 노드 전용으로 실제 레이아웃된 표준 셀·메모리.

물리검증(Calibre)은 Siemens, 아날로그 레이아웃(Virtuoso)과 에뮬레이션(Palladium)은 Cadence가 각각 사실상 독점하므로, 이 지도에서 Synopsys 혼자 서 있는 칸은 합성·타이밍 사인오프·디버그·Design IP(규모 기준)입니다. 단계별 점유율과 3사 대응표는 5장에, 시스템 해석(Ansys)이 이 지도에 어떻게 얹히는지는 5.3~5.6에 있습니다.

4누가 사는가 — 고객과 판매 구조

계정 수는 수천 개지만, 실질적으로 의미 있는 고객은 100곳 남짓입니다. 전부 직접 영업·개별 협상입니다. EDA·IP·하드웨어·Ansys가 각각 다른 방식으로 과금되고, 회계 인식도 전부 다릅니다. 실적의 들쭉날쭉함이 여기서 나옵니다.

4.1 다섯 부류의 고객

4.2 실제 사용 현장 — "라이선스 한 좌석"의 진짜 의미

선단 공정 SoC 팀은 50~200명 이상이 24~36개월을 씁니다. 조직은 아키텍처, RTL 설계, 검증(보통 RTL 인원의 2~3배로 가장 큼), 물리 설계, DFT, 아날로그, 사인오프, 그리고 툴 플로우와 라이선스 서버만 담당하는 CAD/방법론 팀으로 나뉩니다.

Synopsys 10-K는 이렇게 씁니다 — "대부분의 라이선스는 네트워크 라이선스로, 정의된 네트워크(경우에 따라 지역 또는 글로벌 네트워크) 상에서 다수 사용자가 접근할 수 있게 한다. 라이선스 요금은 라이선스 유형, 제품 조합, 그리고 제품별 사본 수에 따라 결정된다."

즉 파는 단위는 "지정 사용자"가 아니라 특정 기능의 동시 실행 사본(토큰)이고, 사업장·지역·전사 단위로 풀링됩니다. 그래서 200명 팀이 Fusion Compiler는 40카피만 갖고 VCS 시뮬레이터는 3,000카피를 갖는 일이 자연스럽습니다. 배치배선은 소수 전문가가 대화형으로 돌리지만, 시뮬레이션은 밤새 무인 배치 작업으로 수천 개가 동시에 돌기 때문입니다.

4.3 지역과 집중도 — 중국, 그리고 한국

지역별 금액·비중은 2.1 표에 있습니다.

중국 — 11.5%로 줄었지만, 리스크는 비중이 아니다

중국 비중은 FY2023·FY2024 16.1% → FY2025 11.5%로 축소됐고, Ansys 제외 기준으로는 −22% 역성장했습니다. 2025년의 사건 전개는 8.2에 정리했습니다.

FY2026 가이던스는 규제 변화가 없다고 가정합니다. 즉 회복은 반영되지 않았고, 재부과는 가이던스에 없는 하방입니다. 진짜 리스크는 11%라는 숫자가 아니라, 2025년 6월처럼 가이던스가 다시 철회되고 EDA 섹터 전체의 멀티플이 눌리는 시나리오입니다.

고객 집중도 — 공시가 바뀐 것에 주목

다만 이 개선의 상당 부분은 분모 효과입니다. Ansys가 FY2025에 $757M, FY2026에 ~$2.96B를 더하면서 비중이 희석된 것이지, 고객 다변화가 극적으로 진행된 것은 아닙니다. 10-K는 여전히 "상대적으로 소수의 대형 고객에 매출의 큰 부분을 의존한다"는 위험 요소를 유지합니다.

4.4 요금제 — 다섯 가지 과금 구조

4.5 실제 가격 — 공개된 것과 추정된 것

Synopsys는 상업용 가격표를 공개하지 않습니다. 아래는 출처를 명확히 구분했습니다.

공식 공개 — 학계 가격 (EUROPRACTICE 2026–2027, 사이트당 연간)

유럽 대학이 디지털·아날로그 전 플로우를 연 €3,000 미만에 씁니다. 의도적입니다 — 여기서 훈련받은 엔지니어가 취업 후 정가로 같은 툴을 요구하게 만드는 고객 획득 보조금입니다. Arm의 Flexible Access와 같은 논리이고, Synopsys Cloud 스타트업 프로그램(Silicon Catalyst, UC Berkeley SkyDeck 등과 제휴)도 같은 성격입니다.

상업용 — 전부 추정치

출처: Silicon Analysts(컨설팅사 공개 범위) — 벤더 공시 아님. 3~5nm 칩 하나의 총 NRE는 $30M~$100M+.

클라우드 종량제 (FlexEDA)

요율은 비공개지만 작동 방식은 공개돼 있습니다. 고객은 클라우드 크레딧을 선구매하고("EDA 툴·라이선스·인프라의 단일 통화"), 실제 사용 시간이 분 단위로 계측되어 차감됩니다. 회사 예시: 100카피 라이선스로 200코어에서 480분 실행 → 480분 × 100카피만큼 과금.

4.6 Design IP의 과금은 Arm과 전혀 다르다

여기가 바뀌고 있습니다. 경영진은 맞춤형 IP 계약을 "NRE + 사용료"에서 "NRE + 로열티"로 전환 중이라고 밝혔습니다. Q2 FY26 발언: "이번 회계연도 말까지 새 사업모델로 서명한 고객이 몇 곳 나올 것"이며 실질 수익화는 FY2027. 단기적으로는 기존 사용료 계약이 먼저 빠지고 로열티는 아직 안 들어오는 공백기이며, 이것이 FY2026 IP 부진의 상당 부분을 설명합니다.

5경쟁과 해자

"복점"이라는 표현이 왜 부정확한지, 제품 단위로 확인합니다. 그 다음 고객이 바꾸지 못하는 이유의 순서를 적고, Ansys 통합이 제품 관점에서 갖는 의미와 고객을 빼올 수 있는가를 따집니다.

5.1 단계별 1:1 대응표

5.2 락인 강도 — 어디는 안 움직이고, 어디는 움직이나

5.3 고객이 바꾸지 못하는 이유 — 강한 순서대로

고객이 바꾸지 못하는 이유 — 강한 순서대로

1. 골든 사인오프 강제 — 파운드리가 PrimeTime(타이밍)과 Calibre(물리검증) 기준으로 자기 모델을 교정해 배포합니다. 다른 툴의 결과는 팹이 받아주지 않습니다. 소프트웨어 성능의 문제가 아니라 제도의 문제입니다.
2. 순차 의존성 — 합성을 바꾸면 배치배선·추출·타이밍·물리검증을 전부 다시 검증해야 합니다. 부분 이전이 불가능하고, 플로우 전체를 바꾸거나 아무것도 안 바꾸거나 둘 중 하나입니다.
3. 방법론 자본 — 수만 줄의 툴 전용 TCL 스크립트, 벤더 API로 작성된 테스트벤치, 엔지니어의 손버릇. 플로우 이전은 전담 CAD 팀 기준 2~4분기 프로젝트이고 실리콘 단위로 재검증해야 합니다.
4. TSL 구조 자체 — 영구 라이선스 시절에는 불황에 유지보수를 끊고 구버전으로 버틸 수 있었습니다. TSL은 납부를 멈추면 접근 자체가 사라집니다. 게다가 구버전은 어차피 새 노드에서 인증되지 않습니다.
5. 번들 + 리믹스 — 20개 이상 툴을 3~5년 묶음으로 사면, 개별 툴의 ROI가 재무팀에 보이지 않습니다. "Genus가 Cadence 번들에 사실상 공짜로 들어있는데 왜 평가를 하나?"
6. 4중 교차 판매 — 하이퍼스케일러 자체 칩 고객은 EDA·하드웨어 검증·IP·시스템 해석을 전부 삽니다. Synopsys를 걷어내려면 독립적인 네 개 공급망을 동시에 갈아야 합니다.

5.4 Ansys는 대체 무엇을 파는 회사인가

Ansys는 수치 물리 솔버를 팝니다. 3D 형상과 재료 물성을 받아 수백만 개 격자(메시)로 잘게 쪼갠 뒤, 지배 방정식 — 유체는 나비에-스토크스, 전자기는 맥스웰, 구조는 탄성, 열은 푸리에 — 을 풀어서 물건을 만들기 전에 어떻게 거동할지 예측합니다. 역사적으로 풍동과 충돌시험을 대체한 도구였고, 반도체는 그중 작은 구석이었습니다.

5.5 왜 지금 멀티피직스인가 — 물리는 진짜다

Synopsys 최고제품책임자 Ravi Subramanian의 표현이 정확합니다. 예전에 2차·3차 효과였던 것이 이제 1차 효과가 되었다는 것. 데이터센터 프로세서는 4kW를 씁니다. 모바일 프로세서가 8~10W이던 시절 기준으로 만든 설계 방법론이 통하지 않습니다.

가장 강력한 실증 사례 — NVIDIA Blackwell

2024년 Blackwell B200/GB200의 출시 지연은 실리콘 재설계를 요구했고, 원인은 "GPU 칩렛, LSI 브리지, RDL 인터포저, 보드 서브스트레이트 사이의 CTE 불일치로 인한 휨과 SiP 전체의 파손"으로 지목됐습니다(3D InCites, 2024.10). 수십억 달러 매출이 걸린 설계가 전기 문제가 아니라 열-기계 문제로 한 분기 밀린 것입니다. Ansys Mechanical + RedHawk-SC Electrothermal이 정확히 이 부류를 잡으려고 존재하는 도구입니다.

백사이드 전력공급(BSPDN) — 반복 매출의 구조적 동력

imec 연구에 따르면 후면 전력공급은 전면 대비 주파수 +6%, 면적 −16%, 표준셀 면적 축소 20~30%(리소그래피 두 세대분에 해당)를 줍니다. 그런데 이를 위해 기판을 500nm 미만으로 얇게 깎아야 하고, 그러면 전통적인 열 방출 경로가 막혀 열 문제는 오히려 악화됩니다.

그래서 삼성 SF2Z, TSMC A16, Intel 18A 인증 발표가 전부 백사이드 전력공급을 명시합니다. 선단 노드마다 새로운 IR-drop·열 모델이 필요하고, RedHawk-SC와 Totem은 노드마다 영원히 재인증받아야 합니다. 그 반복 재인증이 곧 해자입니다.

5.6 실제로 통합된 것 — 2025.7 ~ 2026.7

2026.3.11 — Ansys 2026 R1 (Synopsys 체제 첫 릴리스)

진짜 공동 제품 4건: VC Functional Safety Manager ↔ medini analyze(ISO 26262 시스템-칩 안전 추적), QuantumATK → Granta MI(원자 단위 재료 데이터), OptoCompiler ↔ Lumerical FDTD(포토닉스), SCADE+TPT. 다만 통합 플랫폼 브랜드는 아직 없습니다 — 발표문은 "unified fabric"이라는 표현에 그쳤습니다.

2026.6.17 — Multiphysics Fusion 1차 (핵심)

실명 검증 고객: NVIDIA(cuDSS 기반 최대 13배 GPU 가속, "설계 클로저 5배, IR 수정률 86%"), MediaTek, 삼성전자("SPICE 수준 정합성으로 선단 노드에서 마진 회수 가능"), Cisco Silicon One.

시너지 성적표

• 비용 시너지 — 계획보다 앞섬. "FY2026 말까지 약정 비용 시너지의 절반쯤 실현" = $400M 중 ~$200M을 3년차가 아닌 1년차에. 동력은 전 직원 10% 감원(약 2,000명)과 최대 $350M의 구조조정 비용입니다.
• 매출 시너지 — 아직 아무것도 없음. Q2 FY26 준비 발언에 실명 교차판매 사례가 하나도 없습니다. "역사적으로 서비스하지 않던 고객으로 도달 범위를 넓힌다"는 정성적 언급과, "글로벌 자동차 부품사 상위 100곳 중 90% 이상 지원"이라는 규모 언급이 전부입니다. 원래 4년차(FY2029) 목표이므로 미달은 아니지만, 증거도 없습니다.

5.7 그래서 Cadence 고객을 빼올 수 있는가

질문 두 개에 답합니다. ① 제품·경쟁우위에 무엇이 달라지나 ② Cadence에 락인된 고객을 끌어올 유인이 있나. 결론부터: 쐐기는 진짜지만 좁습니다.

이것이 질문의 핵심이므로 양쪽을 다 봅니다.

Cadence가 이미 가진 것

규모의 비대칭은 Synopsys 편입니다. Cadence의 시스템해석(SD&A) 세그먼트 전체가 BETA CAE와 MSC를 합쳐도 연 약 $1B 규모(경영진 발언)인 반면, Synopsys의 Ansys는 FY2026에 약 $2.9~2.96B입니다. Cadence는 약 $4.4B를 써서 Synopsys가 $35B에 산 것의 약 40%를 만들었습니다 — 자본 효율은 좋지만 동급은 아닙니다.

쐐기가 진짜인 곳 — 딱 하나

쐐기가 약한 곳

• 칩 전력무결성 사인오프 — 가장 자명한 전장이지만 Cadence가 가장 잘 방어하는 곳입니다. CMA가 Voltus를 주된 경쟁 제약으로 인정했고, 사인오프 툴 유지율 99%+가 양쪽 모두를 지켜줍니다.
• 패키지·보드 SI/PI — Cadence가 진짜 경쟁력이 있고, 유일하게 공개된 실제 전환 사례가 Cadence 쪽에서 나왔습니다(아래).
• 기계 CAE — 쐐기 자체가 없습니다. Siemens+Altair, Dassault와 싸워야 하는데, 여기서는 Synopsys의 실리콘 고객 관계가 아무 값어치가 없습니다.

반대 논리 세 가지 — 진지하게 봐야 합니다

1. 중국 SAMR이 무기화를 10년간 제약했습니다. 2025년 7월 14일 SAMR은 8개 조건을 붙여 승인했고, 행태적 조건의 존속 기간이 10년이라는 점은 확인됩니다. 다만 조건의 구체적 내용은 공개 결정문에서 전면 비공개(redacted) 처리되어 있어, 아래는 법무법인 브리핑과 언론 보도를 통해 전해진 내용입니다 — ① 기존 계약 이행 및 중국 고객에 FRAND 조건 공급, ② Synopsys 제품과 Ansys 제품의 끼워팔기·번들 금지, ③ 산업 표준 포맷 지원 유지, ④ 기존 상호운용성 계약 유지 및 제3자 EDA 업체와의 신규 상호운용 계약 체결.

   보도된 내용이 맞다면, "Ansys를 Synopsys 계약에 끼워 넣고 Cadence 연동을 망가뜨린다"는 거친 방식은 EDA 락인 싸움이 가장 치열한 시장에서 제도적으로 봉쇄된 셈입니다. 중국 밖 행위를 구속하지는 않지만, 제품 아키텍처는 전 세계 공통이므로 실질적 제약이 됩니다.

2. Ansys의 프랜차이즈는 원래 '중립'이었습니다. RedHawk-SC는 Cadence Innovus 플로우 안에서 쓰였고, Lumerical은 Virtuoso/Spectre와 연동됐습니다. 영국 CMA 심사 결과: "상호운용성이 제거되거나 저하되면 상당수 고객이 합병 회사에서 이탈할 것" — 고객은 각 단계에서 최고 품질의 소프트웨어를 우선하기 때문입니다.

   관찰되는 것은 공식적 단절이 아니라 조용한 로드맵 방치입니다. Ansys–Synopsys 파트너 페이지는 이제 순수 Synopsys 통합 페이지가 되어 타 EDA 벤더 상호운용 언급이 없고, Lumerical↔Cadence 연동 문서는 2020 R2 / IC231 기준에 멈춰 있으며 갱신도 폐기 공지도 없습니다. Multiphysics Fusion 제품은 전부 Ansys 엔진을 Synopsys 프론트엔드와만 짝지었습니다.

3. 역방향 리스크는 이미 현실화된 정황이 있습니다. Cadence는 2025년 3분기 컨퍼런스콜에서 이렇게 말했습니다 — "주요 메모리 업체 세 곳이 첨단 IC 패키징에서 Cadence 풀 플로우로 전환하며 Clarity와 Sigrity 사용을 크게 늘렸고, 경쟁 솔루션을 대체했다."

   한국 투자자가 놓치면 안 되는 문장

   "주요 메모리 업체 세 곳"에는 삼성전자와 SK하이닉스가 포함되어 있을 가능성이 높습니다. 첨단 패키징 SI/PI에서 대체된 "경쟁 솔루션"은 거의 확실히 Ansys입니다. 즉 HBM 패키징 영역에서 Cadence가 Ansys의 자리를 가져가고 있다는, 방향이 반대인 유일한 공개 증거입니다. Cadence는 상대를 명시하지 않았고 Synopsys는 이탈에 대해 언급하지 않았으므로 확정은 아니지만, 이 딜의 리스크가 추상적이지 않다는 것을 보여줍니다.

업계 평가는 갈립니다

그리고 Siemens를 빼놓으면 안 됩니다

Siemens는 2025년 3월 Altair를 약 $10.0B에 인수 종결했습니다. EDA(Calibre, Questa, Solido, Xpedition) + CAE(Simcenter, Altair HyperWorks/OptiStruct/Feko) + CAD·PLM(NX, Teamcenter)을 모두 가진 유일한 회사이고, 무엇보다 Calibre는 업계에서 유일하게 진짜로 강제되는 툴입니다. 2파전 프레임은 불완전합니다.

6실적 구조 — 마진은 어디서 나오고 현금은 어디로 가는가

GAAP 손익은 Ansys 취득 무형자산 상각(분기 약 $400M)과 구조조정비에 눌려 있고, 현금흐름은 그와 무관하게 두껍습니다. 두 표 모두 10-K·10-Q 원문 값이며, 분기 현금흐름은 누적 공시를 차감했습니다.

표에서 읽히는 것은 셋입니다. ① 매출총이익률은 80% 안팎에서 72% 안팎으로 내려앉았습니다. 매출원가에 들어가는 Ansys 취득 무형자산 상각이 분기 약 $248M(FY2026 Q1~Q3 각각 248.2·248.4·247.3)이고, 판관비 쪽 상각 약 $155M을 더하면 2026-07-27 판이 적은 "분기당 $403.6M의 무형자산 상각"이 됩니다 공시. ② GAAP 영업이익률은 FY2024 22.1% → FY2025 13.0% → TTM 8.5%로 떨어졌지만, 2장 세그먼트 조정 영업이익률(상각·주식보상·구조조정 제외)은 FY2025 37%, Q3 FY2026 42%로 2026-07-27 판의 "비GAAP 영업이익률 약 37.3%"와 맞습니다. ③ 현금은 이익과 따로 갑니다. FY2026 Q1~Q3 영업현금흐름 $2,299M, FCF $2,143M 계산으로, 회사의 FY2026 FCF 가이던스 약 $2.6B(Q3 FY26 발표) 공시은 2026-07-27 판이 적은 "FY26 약 $2.0B"보다 높아졌습니다. FY2025 Q1 영업현금흐름이 −$67.5M인 것은 금리 트레저리 락 정산(−$121.6M)과 인수 관련 지출이 겹친 탓입니다.

6.1 하드웨어·IP·Ansys가 만드는 분기 변동성

2026-07-27 판 1.3절 ⑤의 지적 — 에뮬레이터·프로토타이핑 하드웨어는 "소프트웨어가 아니라 자본재"로, 건당 수백만 달러·인도 시점 일괄 인식·소프트웨어보다 낮은 매출총이익률 — 과 4.4절의 다섯 가지 과금 구조(Ansys 리스 라이선스는 upfront 일괄 인식)가 분기 손익의 들쭉날쭉함을 만듭니다. 2.2절 표에서 Time-based(안분) 비중이 FY2023 56.7% → FY2025 49.5% → Q3 FY2026 40.5%로 내려온 것이 그 수치적 결과입니다.

6.2 백로그(RPO)와, 매 분기 확인할 것

경영진은 Q2 백로그 감소를 "갱신 시점에 따른 통상적 등락"이라고 설명했습니다. 다년 계약이 뭉텅이로 갱신되는 구조상 타당하지만, 수주 부진은 매출보다 18개월 먼저 백로그에 나타나므로 매 분기 반드시 확인해야 할 지표입니다.

7재무상태와 자본배분 — 번 돈은 어디에 쌓이는가

Ansys 이전의 Synopsys는 사실상 무차입·순현금 회사였습니다. 인수 이후 $10B 선순위채와 텀론이 얹혔고, 1년 만에 텀론 대부분을 갚아 순부채는 $10.5B(2025-10-31)에서 $6.4B(2026-07-31)로 줄었습니다.

7.1 부채 구조 — $10B 선순위채 여섯 트랜치

이자비용은 FY2025 $446.7M, FY2026 Q1~Q3 누적 $429.3M(Q3 단독 $133.2M) 공시으로, 2026-07-27 판이 적은 "연 이자 약 $500M"의 부담은 텀론 상환으로 분기 $130M대까지 내려왔습니다. 2026년 만기 원금은 $24.7M에 불과하고, 다음 큰 만기는 2027년 4월 $1.0B·2028년 4월 $1.0B입니다. TTM FCF $2,748M 계산이면 2027·2028 만기는 현금흐름으로 소화 가능한 규모입니다.

7.2 주주환원 — 배당 없음, 자사주는 인수 뒤 재개

Synopsys는 보통주에 현금배당을 지급한 적이 없습니다(10-K: "We have not paid cash dividends on our common stock") 공시. 자사주 매입은 FY2023 $1,160.7M → FY2024 $0 → FY2025 $0(Ansys 인수 자금 보전)으로 멈췄다가, FY2026 들어 3월 ASR $250M(564.7K주, 평균 $442.69) + 공개매수 $50M(126.7K주, $394.78) 등 9M 누계 $300.0M(691K주)을 집행했고, 2026년 6월 이사회가 $2.0B 신규 매입 한도를 승인해 잔여 한도는 $1.7B입니다 공시. 주식 수는 Ansys 주식 대가(17.1B달러어치)와 2025년 12월 NVIDIA $2.0B 사모 배정으로 154.1M → 191.6M으로 늘었습니다(2026-07-27 판: "주식 수 154M → 191.5M(+약 24%). 다만 이 중 약 4.8M주는 2025년 12월 NVIDIA 사모 배정분이며, Ansys 딜만으로는 약 186.6M주").

7.3 Ansys 딜의 골자 — 대가·자금·희석·시너지

10-Q 인수 주석의 확정치: 총 매수대가 $34,858.5M = 현금 $17,613.2M + 주식 공정가치 약 $17,100M(+ 대체 주식보상 $131.0M) 공시. 구조조정 예상 비용은 당초 $300~350M에서 2026-08-26 후속사건 기준 $425~500M으로 상향됐고(9M FY2026 계상 $236.3M, 지급 $171.4M), 2026-07-27 판이 적은 "최대 $350M"보다 커졌습니다 공시.

8업황 사이클과 주가 — 최근 10년

2026-07-27 판은 10년 주가 추이를 다루지 않았습니다. 여기에는 멀티플 격차를 만든 2025~2026년의 사건과 달력을 둡니다.

8.1 격차를 만든 네 가지

격차를 만든 네 가지

1. 2025년 9월의 사고. Q3 FY2025에서 IP 매출 −8%, 연간 가이던스를 약 $7.45B → $7.03~7.06B로, EPS를 약 $14.58 → $12.76~12.80으로 하향했습니다. 주가는 고점 대비 약 36% 하락했고 증권 집단소송이 제기됐습니다. 경영진이 밝힌 원인 세 가지 중 하나가 내부 자원 배분 실패였는데, 시장은 자초한 실행 오류를 가장 가혹하게 벌합니다.
2. Design IP는 타이밍 문제가 아니라 구조 문제. 6분기 이상 역성장, 세그먼트 영업이익률 38.3% → 16.2%. 같은 기간 Cadence IP는 +22~25%.
3. Ansys의 대가. 주식 수 154M → 191.4M(+24%), 부채 $10B, 분기당 $403.6M의 무형자산 상각으로 GAAP EPS가 $2.24 → $0.09로 붕괴. 매출총이익률은 영구적으로 65% 수준으로 내려앉았습니다(Cadence 85%).
4. 중국의 방향이 반대. Synopsys 중국은 FY25에 −22%(Ansys 제외), Cadence 중국은 +19%. Cadence의 중국 리스크는 2025년 7월 $140.6M 벌금·유죄인정으로 과거형·확정 비용이 되어 해소됐지만, Synopsys의 중국 문제는 미래 매출 형태로 남아 있습니다.

8.2 2025년 중국 수출규제 5주 — 사건 전개

중국 비중은 FY2023·FY2024 16.1% → FY2025 11.5%로 축소됐고, Ansys 제외 기준으로는 −22% 역성장했습니다. 2025년의 사건 전개를 정리하면:

• 2025.5.29 — 미 상무부(BIS)가 Synopsys·Cadence·Siemens EDA에 중국 대상 EDA 수출 라이선스 요건 부과. Synopsys는 중국 판매·선적·수주를 전면 중단하고 가이던스를 철회했습니다.
• 2025.7.2 — 희토류 협상 타결과 함께 BIS가 조치를 철회. 약 5주간의 사건이었습니다.
• 남은 것 — 화웨이·SMIC 등 Entity List 규제는 별개로 유효합니다. GAAFET용 EDA와 첨단 칩렛 패키징용 EDA에 대한 별도 규제도 있습니다. Synopsys는 일부 중국 거래 관련 BIS 행정 소환장을 받은 상태입니다.
• 구조적 변화 — 경영진은 "규제 대상 고객 사이에서 일부 점유율 이동이 일어나고 있다"고 인정했습니다. Empyrean·Primarius 등 중국 국산 EDA가 성숙 노드에서 잠식 중입니다.

9밸류에이션 — 시장은 무엇을 가격에 넣었나

GAAP 배수는 Ansys 상각 때문에 의미가 거의 없고(2026-07-27 판: "GAAP EPS는 향후 수년간 사실상 무의미"), 시장은 비GAAP·선행 P/E와 FCF로 봅니다. 아래 표는 그 둘을 나란히 둡니다.

9.1 Cadence와의 멀티플 격차 — 제품 구조로 읽기

역산하면 이렇습니다. 선행 P/E 23.5배는 Cadence 40.1배의 6할이고, 2026-07-27 판이 격차의 원인으로 든 네 가지(8.1절) — 2025년 9월 가이던스 하향, Design IP의 구조 문제, Ansys의 대가(희석·부채·상각·매출총이익률 65% 수준), 중국의 반대 방향 — 가 전부 가격에 들어 있다는 뜻입니다. 반대로 EV/조정 영업이익 약 21.5배는 "본업 EDA 약 8% 성장 + Ansys 유기 성장 미공개"라는 현재 상태에 값을 매긴 것이지, 시너지 매출 $400M(4년차)이나 Multiphysics Fusion 매출(FY2027~)을 넣은 값은 아닙니다. 즉 지금 가격이 전제하는 것은 "격차는 유지되고, 쐐기는 좁다"이며, 이 전제가 틀리려면 12장의 지표(Ansys 유기 성장률, 본업 EDA 성장률, Design IP 마진 반등)가 먼저 움직여야 합니다.

10리스크와 반증 조건

2026-07-27 판 5.6절 "이 딜의 리스크 목록"과 중국·고객 집중 서술을 옮기고, 각 항목에 "무엇이 보이면 이 논지가 틀린 것인가"를 붙였습니다.

1. 유기적 성장이 안 보인다. FY2025 보고 +15% 중 본업 EDA는 +8%, SemiAnalysis 계산으로 EDA+IP 유기 성장은 약 3%. FY2026도 Ansys 제외 시 7~8% 가이던스. 같은 기간 Cadence는 인수 없이 14% → 17%. 모건스탠리는 2026년 2월 27일 Overweight → Equal-weight, 목표주가 $550 → $480으로 하향하며 "핵심 EDA 사업의 지속적 감속"을 이유로 들었습니다. — 반증 조건: 본업 EDA 성장률이 두 자릿수로 올라서고 Cadence와의 격차가 좁혀지는 것(Q3 FY26 발표에서 회사는 "EDA 두 자릿수 성장 기대"를 언급 공시).
2. Ansys 자체가 성장하고 있는가 — 회사가 답을 안 한다. 독립 시절 Ansys는 CY2023·CY2024 모두 +12.1%였습니다. 그대로면 CY2026에 약 $3.15B이어야 하는데, FY2026 가이던스는 회계 변경(총액 인식, +약 $60M) 제외 시 약 $2.90B입니다. 회계연도 불일치와 계절성 때문에 단순 비교는 위험하지만, Synopsys는 Q1·Q2 두 분기 연속 Ansys 유기 성장률을 공개하지 않았습니다. 침묵 자체가 정보입니다. 8월 Q3 FY2026에서 Ansys 성장률이 10% 미만이면 채널 이탈이 실재한다는 첫 증거가 됩니다. — 반증 조건: 두 자릿수 Ansys 유기 성장률의 공개(Q3 FY26 발표는 "a strong quarter from Ansys"라고만 적고 성장률은 공개하지 않음 공시).
3. 채널·인력 리스크. Ansys는 수천 개 기계공학 부서에 평균 $300K 계약을 파는 대리점 중심 사업이고, Synopsys는 약 200개 칩 회사에 $50M+ 계약을 파는 직판 사업입니다. 완전히 다른 기계입니다. 매출의 85%가 Synopsys가 다뤄본 적 없는 고객 기반에서 나오는데, 2025년 11월 CRO Rick Mahoney가 통합 한복판에 퇴사했고 전사 10% 감원이 진행 중입니다. — 반증 조건: Ansys 대리점 채널 유지율·갱신율의 공개, 실명 교차판매 사례.
4. 재무 구조. $10B 채권(연 이자 약 $500M), 순부채 약 $8.4B, 분기 $403.6M 무형자산 상각. GAAP EPS는 향후 수년간 사실상 무의미하므로 비GAAP과 FCF(FY26 약 $2.0B)로 봐야 합니다. 매출총이익률 65%는 되돌아오지 않습니다. — 2026-07-31 공시 기준 순부채 $6.43B, 9M FY2026 이자비용 $429.3M, FY2026 FCF 가이던스 ~$2.6B 공시. 반증 조건: FCF 가 가이던스에 못 미치거나 2027·2028년 만기($1.0B씩)를 차환으로 돌리는 것.
5. 중립성 훼손의 대칭적 위험. 베어 시나리오는 이렇습니다 — Ansys 매출의 15%인 칩 사업은 Synopsys 플로우 안에서 점유율을 얻지만, 85%인 중립 사업이 패키징 SI/PI에서는 Cadence에, 기계 CAE에서는 Siemens+Altair·Dassault에 서서히 밀린다. Synopsys 고객과 경쟁하는 회사나 Cadence 플로우를 쓰는 회사가 굳이 Synopsys 자회사에 의존할 이유가 없기 때문입니다. — 반증 조건: Lumerical↔Cadence 등 타 EDA 상호운용 문서의 갱신, 파운드리 인증 목록에 Ansys 엔진이 계속 남는 것.
6. 중국 — 11.5%로 줄었지만, 리스크는 비중이 아니다. FY2026 가이던스는 규제 변화가 없다고 가정합니다. 즉 회복은 반영되지 않았고, 재부과는 가이던스에 없는 하방입니다. 진짜 리스크는 11%라는 숫자가 아니라, 2025년 6월처럼 가이던스가 다시 철회되고 EDA 섹터 전체의 멀티플이 눌리는 시나리오입니다. 화웨이·SMIC 등 Entity List 규제는 별개로 유효하고, Synopsys는 일부 중국 거래 관련 BIS 행정 소환장을 받은 상태입니다. — 반증 조건(하방 쪽): BIS 라이선스 요건 재부과·가이던스 철회.
7. 고객 집중. FY2023 13.5% → FY2024 12.6% → FY2025 "10% 이상 고객 없음"으로 공시 항목이 사라졌지만, 이 개선의 상당 부분은 분모 효과입니다. Ansys가 FY2025에 $757M, FY2026에 ~$2.96B를 더하면서 비중이 희석된 것이지, 고객 다변화가 극적으로 진행된 것은 아닙니다. 10-K는 여전히 "상대적으로 소수의 대형 고객에 매출의 큰 부분을 의존한다"는 위험 요소를 유지합니다. — 반증 조건: 대형 파운드리 고객 한 곳의 부진이 IP 세그먼트 밖으로 번지는 것.
8. Design IP는 타이밍 문제가 아니라 구조 문제. 6분기 이상 역성장, 세그먼트 영업이익률 38.3% → 16.2%. 같은 기간 Cadence IP는 +22~25%. 회사는 FY2026을 "전환기"라 부르며 NRE+로열티 모델의 실효는 FY2027 이후입니다. — 반증 조건: Q1 FY26이 바닥이라는 경영진 주장의 검증(Q3 FY26 10-Q: Design IP 매출 $473.9M, +10.8% YoY, 조정 마진 27% 공시 — 첫 반등 신호이나 한 분기).

11Bull / Bear

2026-07-27 판 6장 "확실한 것 / 불확실한 것"과 5.7절 "업계 평가는 갈립니다"의 문장을 그대로 양쪽에 둡니다. 새 주장은 없습니다.

12모니터링 — 무엇을, 언제, 어디서 확인하는가

다음 분기부터 이 다섯 개만 봐도 됩니다. 2026-07-27 판의 확인 목록에 "어디서"와, 2026-08-26 Q3 FY2026 공시로 확인된 첫 결과를 붙였습니다.

그 밖의 달력: 2026년 9월 30일 인베스터 데이(Ansys 이후 장기 재무 목표 제시 예상 — 가장 큰 촉매), 2026년 하반기 Multiphysics Fusion 정식 출시, 2026년 12월 FY2027 가이던스, 2026년 하반기 프로세서 IP 매각 종결.

13용어집

이 산업의 문서를 읽을 때 반복해서 나오는 단어들입니다.

14출처 · 확인하지 못한 것 · 판 이력

1차 자료, 시세·시장 데이터, 2차 자료 순. 접근이 막힌 자료는 대체 경로를 적습니다.

1차 자료 (추가 — 2026-10-07 판)

2026-07-27 판 출처

모든 수치는 아래에서 확인했습니다. 회사 공시가 아닌 것은 본문에 추정으로 표시했습니다.

1차 자료 (SEC · 회사 공시)

Synopsys FY2025 Form 10-K · Q2 FY2026 실적발표 · Q2 FY2026 준비 발언 (PDF) · Q1 FY2026 실적발표 · Q4/FY2025 실적발표 · Cadence Q1 2026 실적 · Cadence FY2025 실적 · Ansys FY2024 실적 (인수 전 마지막)

Ansys 인수 · 규제

인수 발표 (2024.1.16) · 인수 완료 (2025.7.17) · 투자자 설명자료 (버티컬 ACV 비중 원출처) · FTC 매각 명령 · 영국 CMA 심사 결정문 전문 (Voltus 경쟁 제약 인정, 시장점유율 데이터) · 중국 SAMR 8개 조건부 승인 (Caixin) · Keysight 광학사업부·PowerArtist 인수 완료 · Multiphysics Fusion 1차 발표 · Ansys 2026 R1 · EE Times — SNUG India 2026 · The Next Platform — 회의적 시각

제품 · 파운드리 인증

PrimeTime · Fusion Compiler · Verdi · 3DIC Compiler · Synopsys.ai · ZeBu-200 / HAPS-200 · TSMC A14/N2P/A16 SPR 인증 (2026.4) · 삼성 파운드리 SAFE Forum 2026 · Intel 18A 인증 · 프로세서 IP GlobalFoundries 매각 · Cadence, Hexagon D&E(MSC) 인수 완료 · Siemens, Altair 인수

가격 · 라이선스

EUROPRACTICE 2026–2027 가격표 (유일한 공개 가격) · FlexEDA 종량제 구조 · Synopsys Cloud · 스타트업 프로그램 · Ansys Elastic Units · GSA — 에뮬레이션 플랫폼 예산 (게이트당 단가·TCO) · Silicon Analysts — 테이프아웃 비용 가이드 (추정 가격대 원출처)

물리 · 기술 배경

MDPI Electronics — HBM 열관리 리뷰 (하이브리드 본딩 vs TCB 수치) · Semiconductor Engineering — 멀티칩렛 휨 · SemiEng — 첨단 패키지의 전자이동 · SemiEng — AI 칩 전력공급 · SemiEng — 코패키지 광학 · imec — 백사이드 전력공급 DTCO · 3D InCites — NVIDIA Blackwell CoWoS-L 문제

시장·경쟁 (제3자 추정 — 방향성 참고용)

SemiAnalysis — EDA Market Primer (툴별 점유율·가격 메커니즘의 주 출처) · SEMI/ESD Alliance Q4 2025 산업 매출 · Futurum — Q2 FY2026 분석 · CNBC — 중국 EDA 수출 규제 철회 · CNBC — Cadence $140M 유죄 인정 · CNBC — NVIDIA $2B 지분 투자 · StockAnalysis — SNPS 지표 · StockAnalysis — CDNS 지표

시세·시장 데이터

사진

판 이력

이 문서는 공개된 공시·시세 데이터를 정리한 것이며 투자 자문이 아닙니다. 작성자는 투자자문 자격을 보유하고 있지 않으며 매수·매도 의견을 제시하지 않습니다. 시나리오의 수치는 명시된 가정에 기반한 추정치로 실제와 다를 수 있습니다.